苏姿丰表示，3DChiplet是AMD与台积电合作的成果，该架构将chiplet封装技术与芯片堆叠技术相结合，设计出了锐龙5000系处理器原型。官方展示了该架构的原理，3DChiplet将一个64MB的7nm的SRAM直接堆叠在每个核心复合体之上，总而将供给“Zen3”核心的高速L3缓存数量增加到3倍。3D缓存直接与“Zen3”的CCD结合，通过硅通孔在堆叠的芯片之间传递信号和功率，支持每秒超过2TB的带宽。广东财经了解到，3DChiplet架构的处理器与目前的锐龙5000系列外观上完全相同，官方展示了一个3DChiplet架构的锐龙95900X原型（为了方便展示，官方拆了盖子）。苏姿丰称，在实际设备中，一个单独的SRAM将与每一块CCD结合，每块CCD可获得的缓存数量为96MB，而或在单个封装中的12核或16核处理器总共可获得192MB的缓存。
风险声明：本文用于提供财经信息与知识参考，不构成投资建议、交易邀请或收益保证。历史稿件中的数据与规则可能已发生变化，请结合发布日期并以权威机构最新资料为准。